SLVS-EC — високошвидкісний інтерфейс із вбудованим тактовим сигналом

VS-EC — високошвидкісний інтерфейс із вбудованим тактовим сигналом

SLVS-EC (Scalable Low Voltage Signaling with Embedded Clock) — високошвидкісний послідовний диференціальний інтерфейс, розроблений Sony Semiconductor Solutions для передавання великих потоків даних із CMOS-сенсорів зображення до FPGA, DSP та інших процесорів обробки відео.

Головна особливість SLVS-EC закладена вже в його назві: Embedded Clock — вбудований тактовий сигнал. Окрема високошвидкісна лінія тактування не потрібна — приймач відновлює тактову частоту безпосередньо з потоку даних. Завдяки цьому інтерфейс добре масштабується за кількістю ліній, дозволяє передавати дані на дуже високій швидкості та спрощує трасування друкованої плати.

На ілюстраціях: порівняння SLVS-EC із синхронним Sub-LVDS та приклади систем на базі FPGA PolarFire. Нижче всі позначення та принцип роботи розібрані українською.

1. Що означає SLVS-EC

Назву можна розкласти на кілька частин:

Scalable — масштабований. Інтерфейс може використовувати різну кількість високошвидкісних каналів.

Low Voltage Signaling — низьковольтна передача сигналів. Використовуються диференціальні пари з малою амплітудою сигналу.

Embedded Clock — тактовий сигнал вбудований у потік даних.

Саме остання особливість принципово відрізняє SLVS-EC від багатьох старіших інтерфейсів передавання відеоданих.

Sony вказує для сучасних реалізацій SLVS-EC швидкість до 12,5 Гбіт/с на одну лінію. Базова архітектура підтримує від 1 до 8 ліній, а застосування кількох інтерфейсних груп дозволяє збільшити сумарну пропускну здатність ще більше.

 2. Звичайний інтерфейс із Clock та SLVS-EC

У класичній source-synchronous схемі передаються лінії даних і окремий тактовий сигнал:

              ТРАДИЦІЙНА СХЕМА

Тут важливо, щоб CLOCK і DATA приходили в потрібний момент часу.

На низьких швидкостях це не створює великої проблеми. Але коли швидкість сягає кількох гігабіт за секунду, навіть невелика різниця довжини доріжок може призвести до часової помилки — skew.

У SLVS-EC ситуація інша:

Окремої високошвидкісної Clock-лінії немає.

Приймач виконує CDR — Clock Data Recovery, тобто відновлює тактовий сигнал із отриманого послідовного потоку.

Це одна з причин, чому SLVS-EC краще підходить для дуже високих швидкостей і довших з'єднань. Sony, наприклад, наводить можливість передавання приблизно на 5 метрів при швидкості 5 Гбіт/с на лінію, якщо тракт та кабель правильно спроєктовані.

3. Диференціальна передача

Кожна високошвидкісна лінія SLVS-EC фактично складається з двох провідників:

          диференціальна пара

Приймач аналізує не абсолютну напругу на одному провіднику, а різницю між P та N.

Такий спосіб передавання забезпечує високу стійкість до зовнішніх електромагнітних завад і дозволяє працювати з високими швидкостями при невеликій амплітуді сигналу.

Саме тому на платі лінії виглядають як дві паралельні доріжки:

      P ═════════════════════════════

             постійна відстань

      N ═════════════════════════════

            100 Ω диференційно*

* Конкретні електричні параметри потрібно брати з документації на відповідний передавач, приймач та сенсор.

4. Навіщо потрібен вбудований Clock

Розглянемо систему з вісьмома каналами.

Для традиційного інтерфейсу може знадобитися:

Необхідно контролювати часову відповідність між каналами та тактовим сигналом.

У спрощеному вигляді SLVS-EC:

Sony прямо вказує, що Embedded Clock усуває необхідність традиційного вирівнювання skew між лініями й дає більшу свободу при трасуванні плати.

5. Що відбувається всередині приймача

Самих двох проводів недостатньо. Для приймання SLVS-EC потрібен повноцінний високошвидкісний приймач.

Його можна представити так:

Наприклад, актуальний SLVS-EC Receiver IP від Microchip для FPGA PolarFire підтримує 2, 4 та 8 каналів, формати RAW8, RAW10, RAW12 і RAW16, а також швидкість до 9,504 Гбіт/с на канал.

У реалізації Microchip фізичний трансивер приймає послідовний сигнал, після чого SLVS-EC IP виконує вирівнювання, розпізнає службові послідовності, декодує пакети й виділяє безпосередньо піксельні дані.

6. Масштабування кількості каналів

Одна з основних переваг SLVS-EC — можливість масштабування.

                CMOS-СЕНСОР

             ┌───────────────┐

             │               │

             │               ├════ Lane 0 ════►

             │               ├════ Lane 1 ════►

             │               ├════ Lane 2 ════►

             │               ├════ Lane 3 ════►

             │               ├════ Lane 4 ════► FPGA

             │               ├════ Lane 5 ════►

             │               ├════ Lane 6 ════►

             │               ├════ Lane 7 ════►

             └───────────────┘

Для меншого потоку даних можна використати меншу кількість ліній.

Для сенсора високої роздільної здатності та високої частоти кадрів — більше.

Наприклад, при умовних 8 каналах по 9,5 Гбіт/с фізична сумарна швидкість становитиме близько:

9,5 × 8 = 76 Гбіт/с.

Однак це саме швидкість фізичного потоку. Корисна пропускна здатність буде меншою через кодування та службові дані.

7. 8b/10b-кодування

У реалізаціях SLVS-EC використовується 8b/10b-кодування.

Принцип дуже простий:

Тобто кожні 8 біт вихідної інформації кодуються в 10 біт фізичного потоку.

Наприклад:

4,752 Гбіт/с × 8 каналів = 38,016 Гбіт/с

Якщо грубо врахувати тільки 8b/10b:

38,016 × 8 / 10 ≈ 30,4 Гбіт/с корисної пропускної здатності.

Додатково частина потоку використовується для службової інформації протоколу.

Microchip підтверджує застосування 8b/10b у своїй реалізації приймача SLVS-EC.

8. SLVS і SLVS-EC — це не одне й те саме

Це дуже важливий момент.

У документації на CMOS-сенсори можна зустріти:

SLVS  та SLVS-EC  Це різні інтерфейси.

Наявність слова SLVS у назві не означає, що один можна безпосередньо замінити іншим.

Навіть у каталозі промислових сенсорів Sony SLVS, SLVS-EC, Sub-LVDS і MIPI вказуються як окремі варіанти вихідного інтерфейсу.

9. SLVS-EC та LVDS